데이터센터 네트워크의 지연시간 분석 논문자료

 

데이터센터 네트워크의 지연시간 분석
An Analysis of Network Latency on Datacenters

최근 IT기술의 발전에 따라 2025년 전 세계의 데이터 규모가 현재보다 10배 정도 증가할 것으로 예상한다. 
이러한 인터넷 기술의 급속한 발전은 데이터센터 내에서 서버시스템의 고사양화와 저장매체의 대용량화 등을 초래하며, 
이는 데이터센터의 전력 소비를 증가시키는 원인이 되고 있다. 이에 본 논문에서는 데이터센터의 서버시스템에 대한 
전력 소모패턴을 분석하여 에너지 절전정책을 추천하고 이를 실시간으로 모니터링하는 시스템을 제안한다. 
제안한 시스템은 데이터센터의 개별 서버시스템에 대한 전력 소모패턴을 모니터링하고 
분석할 수 있으며, 서버시스템의 실제 동작 시간을 효율적으로 관리하여 
데이터센터의 전체 전력소모량 대비 10% 내외 정도가 절감될 것으로 기대한다.

[연구 주제]

1. 문제 정의

본 논문에서는 데이터센터 내부에 적합한 네트워크를 연구하기 위해 현존하는 네트워크 인터페이스인 QPI, PCI Express, PCI Express 패브릭, 인피니 밴드, 10기가비트 이더넷의 지연시간을 정리 또는 측정하였다.

본 논문에서는 데이터센터 네트워크의 구성요소를 분석하고 각각의 지연시간을 알아보았고, 그중 확장 및 유지보수가 쉬우면서 상대적으로 지연시간이 높은 이더넷을 데이터센터에 적용하고자 하였을 때 이더넷의 지연시간을 개선하기 위한 방법으로 Intel DPDK를 적용하여 단점을 최소화 하였다.

[연구 방법]

1. 제안 방법

네 할렘 아키텍처를 발표하면서 메모리 컨트롤러와 노스브릿지를 CPU에 통합하면서 확장성과 최대 속도에 단점을 가지는 버스 방식의 FSB를 포기하고점대점 연결 방식의 QPI를 새롭게 적용하였다.

번 포트를 이용하여 전송하도록 수정하여 어플리케이션을 작성하였다.

소프트웨어 환경은 DPDK의 Burst TX 기능을 사용하여 시스템 메모리의 mbuf 영역에서 패킷을 순차적으로 전송하고, Burst RX 기능을 반복 사용하여 패킷을 수신한 후 mbuf 영역에 쓰기를 수행한 다음 하드웨어 카운터(x86 Time Stamp Counter)를 사용하여 클록 단위로 지연시간을 측정하는 함수를 작성하였다.

특히 기존의 병렬전송 방식 시스템 버스들의 한계를 극복하기 위하여 고속 직렬전송 방식의 점대점 연결 구조를 채택하였다.

[연구 결과]

1. 성능/효과

64 Bytes 기준 DPDK 미적용 시에 비해 본 실험에서는 3, 568ns로 약 86% 감소된 결과를 보였다.

구축된 환경에서 DPDK 미적용 지연시간 측정결과는 64 Byte 패킷 기준으로 약 25us가 소요되었다.

그 중 저비용 고효율 인터페이스인 이더넷의 단점인 지연시간을 줄이기 위해 Intel의 DPDK를 적용한 경우 지연시간이 약 86% 감소함을 확인할 수 있었다.

이는 기존의 소켓 프로그래밍을 사용한 서버 간 네트워크 구현 방식에 비해서는 대폭 향상되었지만, 하드웨어 오프로딩과 특화된 디바이스 드라이버를 사용하여 저 지연에 특화된 설계를 구현한 Mellanox 의 이더넷 인터페이스나 NetFPGA에 비해서는 여전히 상대적으로 낮은 성능을 가지는 한계를 보였다.

2. 후속 연구

본 실험보다 더 높은 성능을 얻기 위해서는 이더넷의 특정 스펙만 사용하거나, 더 넓은 영역에서 하드웨어 가속을 수행하고, 드라이버 계층에서 커널 메모리 접근을 최소화하는 방법 등에 대한 추가 연구가 필요할 것으로 보인다.

▼출처 및 바로가기 : 
https://scienceon.kisti.re.kr/srch/selectPORSrchArticle.do?cn=NPAP12621670

[논문]데이터센터 네트워크의 지연시간 분석